adc0832 数字电压表诚信企业 电子驱动ic供应商

IC产品的温馨提示

提示：湿度总是困扰在电子系统背后的一个难题。不管是在空气流通的热带区域中，还是在潮湿的区域中运输，潮湿都是显著增加电子工业开支的原因。由于潮湿敏感性元件使用的增加，诸如薄的密间距元件(fine-pitch device)和球栅阵列(BGA, ballgrid array)使得对这个失效机制的关注也增加了。接下来，从微观角度来学习半导体器件物理，了解二极管的工作原理。基于此原因，电子制造商们必须为预防潜在灾难支付高昂的开支。

吸收到内部的潮气是半导体封装问题。当其固定到PCB 板上时，回流焊快速加热将在内部形成压力。这种高速膨胀，取决于不同封装结构材料的热膨胀系数（CTE）速率不同，可能产生封装所不能承受的压力。然而，在230℃~260℃的范围中的无铅工艺里，任何湿度的存在都能够形成足够导致破坏封装的小（爆米花状）或材料分层。当元件暴露在回流焊接期间升高的温度环境下，陷于塑料的表面贴装元内部的潮湿会产生足够的蒸汽压力损伤或毁坏元件。

常见的失效模式包括塑料从芯片或引脚框上的内部分离(脱层)、金线焊接损伤、芯片损伤、和不会延伸到元件表面的内部裂纹等。在一些极端的情况中，裂纹会延伸到元件的表面；严重的情况就是元件鼓胀和爆裂(叫做“爆米花”效益)。尽管现在，进行回流焊操作时，在180℃ ~200℃时少量的湿度是可以接受的。接着就是检查程序功能的正确性并持续修改，直到它满足期望的功能为止。然而，在230℃ ~260℃的范围中的无铅工艺里，任何湿度的存在都能够形成足够导致破坏封装的小（爆米花状）或材料分层。

必须进行明智的封装材料选择、仔细控制的组装环境和在运输中采用密封包装及放置干燥剂等措施。实际上国外经常使用装备有射频标签的湿度跟踪系统、局部控制单元和专用软件来显示封装、测试流水线、运输/操作及组装操作中的湿度控制。数字后端以布局布线为起点，以生成可以可以送交foundry进行流片的GDS2文件为终点。②THB: 加速式温湿度及偏压测试（Temperature Humidity Bias Test ）

目的: 评估IC产品在高温，高湿，偏压条件下对湿气的抵抗能力，加速其失效进程测试条件: 85℃，85%RH, 1.1 VCC, Static bias 数字IC应用验证方真技术研究

应用验证是指导IC元器件在系统中的可靠应用的关键,重点要关注应用系统对器件接口信号的影响,因此无论是采用纯软件还是软硬件协同的方式进行应用验证都需要先完成应用系统的PCB工作。本文提出的应用验证技术方案以基IBIS模型在多个平台进行PCB SI(Signal Integrity)的方式提取出所需的数据,实现对系统应用环境的模拟;在此基础上通过软件和软硬件协同两种方法来实现数字IC器件的应用验证。在电流密度很高的导体上，电子的流动会产生不小的动量，这种动量作用在金属原子上时，就可能使一些金属原子脱离金属表面到处流窜，结果就会导致原本光滑的金属导线的表面变得凹凸不平，造成性的损害。为保证应用验证的顺利进行,对方案中涉及到的IBIS建模、PCB SI和S参数的提取及等技术进行了研究。

提出的应用验证技术方案的指导下,以SRAM的应用验证为例进行了相关的技术探索。首先对IBIS模型建模技术进行了深入研究,并完成了SRAM以及80C32等相关IC器件的IBIS模型建模工作;接着基于IBIS模型进行PCB SI,模拟了SRAM的板级应用环境并提取了应用验证所需的数据;后分别对适用于SRAM的软件平台和软硬件协同平台进行了相关设计,并完成了SRAM的应用验证。后，还需要了解数字电路与模拟电路的本质区别，这将会帮助我们融汇贯通所学的知识。通过对SRAM的应用验证,证明了本文所提出的应用验证技术方案的可行性。

4GHzCMOS全数字锁相环

随着深亚微米CMOS工艺的发展,工艺尺寸的缩小使模拟电路的设计变得更加复杂,尽可能采用数字电路代替模拟电路成为发展的趋势。锁相环作为时钟产生电路是射频通信系统中的关键模块,其中全数字锁相环具有良好的集成性、可移植性和可编程性,以及能够实现较好的相位噪声指标等优势,得到了越来越广泛的研究和发展。PowerCompiler嵌入DesignCompiler/PhysicalCompiler之上，是业界可以同时优化时序、功耗和面积的综合工具。本文着重于2.4GHz CMOS全数字锁相环的研究与设计,主要工作包括:

1)首先分析并推导了全数字锁相环的主要性能指标,接着分析了I型和II型全数字锁相环的原理和结构特点,并分析了环路参数对整个环路特性与稳定性的影响。

2)提出一种用于时间数字转换器(Time-to-Digital Converter,TDC)的互补比较器的结构,在传统比较器结构的基础上,叠加一个与之互补的比较器,能够消除输出波形的毛刺,降低输入失调电压,提高比较器的工作速度,进而改善比较器的精度。这一阶段一般使用语言（如C\C++），利用算法级建模和工具（如Matlab，SPW）进行浮点和定点的，进而对算法进行评估和优化。

3)提出一种可重构数字滤波器(Digital Loop Filter,DLF),将DLF的参数KP、KI做成芯片外的控制端口,通过片外手动调节来改变芯片内部的参数,可以改变全数字锁相环的带宽,开环和闭环响应,以及幅度响应等,终能够方便地在片外调节,使环路达到锁定状态。Filler指的是标准单元库和I/OPad库中定义的与逻辑无关的填充物，用来填充标准单元和标准单元之间，I/OPad和I/OPad之间的间隙，它主要是把扩散层连接起来，满足DRC规则和设计需要。

4)分析和设计了一款数控振荡器(Digitally Controlled Oscillator,DCO),采用CMOS交叉耦合LC振荡器,包括粗调、中调和精调三个电容阵列和ΔΣ调制器。其中,粗调单元采用MIM电容,中调和精调单元采用两对反向连接的PMOS对管构成MOS电容,本文DCO的增益为300kHz左右,使用ΔΣ调制器后,DCO的分辨率可以达到5kHz左右。布局规划后，芯片的大小，Core的面积，Row的形式、电源及地线的Ring和Strip都确定下来了。